Ingegnere di Verifica
Mansioni, competenze e percorso professionale
Ingegnere di Verifica è una figura tecnica che si occupa di pianificare, eseguire e documentare attività di verifica e validazione di componenti hardware e software. Le mansioni tipiche includono la definizione di piani di test, la progettazione e l'implementazione di testbench, l'esecuzione di simulation e test su prototipi, l'analisi dei risultati e la segnalazione di non conformità. Lavorano spesso in team multidisciplinari con progettisti HW/SW, qualità e produzione.
Per svolgere il ruolo è richiesta una solida conoscenza delle metodologie di verification, strumenti di simulazione e automazione dei test, nonché competenze di scripting e debugging. È frequente l'uso di linguaggi e framework specifici per il settore (es. SystemVerilog, UVM, Python). La comunicazione chiara e la capacità di documentare i processi sono essenziali per la tracciabilità.
Il contesto lavorativo varia da centri di R&D e laboratori aziendali a reparti di validazione industriale; posizioni in grandi aziende e PMI richiedono adattabilità ai processi aziendali e conformità a standard di qualità. Ruoli senior possono prevedere responsabilità di coordinamento tecnico e interfaccia con clienti e fornitori.
La figura del Ingegnere di Verifica opera in ambiti quali automotive, aerospazio, energy, elettronica e software. Sul nostro sito sono presenti 82 annunci per Ingegnere di Verifica, con offerte localizzate in Milano, Livorno, Pavia e posizioni proposte da Altro, Experteer Italy, Infineon Technologies AG.
Trend emergenti per il Ingegnere di Verifica comprendono l'adozione di automazione dei test, l'integrazione di intelligenza artificiale nei processi di verifica e una maggiore attenzione alla conformità normativa e alla sicurezza funzionale. Il testo resta leggibile e informativo anche se Milano, Livorno, Pavia o Altro, Experteer Italy, Infineon Technologies AG fossero vuote, fornendo comunque un quadro dei settori e dei contesti in cui la figura è richiesta.
Studi richiesti: Laurea magistrale o triennale in Ingegneria (Elettronica, Informatica, Automazione, Telecomunicazioni) o titolo equivalente. Specializzazioni o master in verification, test engineering, embedded systems o quality assurance sono preferibili; corsi su HDL, SystemVerilog e metodologie UVM costituiscono un vantaggio.
Competenze richieste: Conoscenza di metodologie di verification (DV, V&V), Esperienza con SystemVerilog e/UVM, Progettazione di testbench e test case, Simulazione e analisi waveform, Automazione test e scripting (Python, TCL, Perl), Debugging hardware e software, Conoscenza di protocolli digitali (SPI, I2C, UART, PCIe), Competenza su strumenti EDA e simulatori, Test su prototipi e ambienti di laboratorio, Interpretazione e redazione di report tecnici, Problem solving e analisi delle cause, Conoscenza di metodologie di integrazione/continuous integration, Capacità di lavorare in team interdisciplinari, Familiarità con standard di qualità e sicurezza
82 Annunci per Ingegnere di Verifica
Lo sviluppo di tecnologie richiede più del solo talento: siamo infatti alla ricerca di persone straordinarie che comprendano la collaborazione e il rispetto. Persone con passione e il desiderio di rom...
#WeAreIn for jobs that impact everyone's life. Build the future nobody’s dreamed of yet… are you ready to rethink the impossible? As a Principal Analog Design and Verification Engineer in our Research...
A leading IT consulting firm is seeking a Senior Design Verification Engineer to join their team in Rome. In this role, you'll focus on verifying advanced interconnect systems in state-of-the-art micr...
Alstom Bologna is seeking a Program V&V Designer to lead validation activities for rail and mobility systems. The role focuses on designing validation environments, establishing criteria, and ensuring...
Senior Design Verification Engineer - Data Fabric Systems As Design Verification Engineer, you will join a leading-edge team responsible for the verification of advanced interconnect systems in state‑...
A global aerospace company is seeking a Satellite IVVQ RF Engineer in Rome. The role involves managing technical requirements, developing verification methods, and defining test plans for satellite la...
Design Verification Engineer - VLSI/ASIC/FPGA Hardware
Experience:
3 - 25 Years
Location:
Permanent Remote anywhere in the World
Contract Length:
6 Months
Type:
Ful...
#We Are In for jobs that impact everyone's life. What if your ideas could change the way the world connects, powers up, or thinks? As a Senior Staff Component Verification Engineer in our Research &am...
Apple Inc. in Livorno, Italy, is seeking a Senior Mixed Signal Design Verification Engineer to lead AMS verification for power management units in portable devices. You will apply deep expertise in Sy...
As a Functional Verification Principal Engineer, you will be interfacing with architecture, design, physical implementation and software teams in order to make sure that the systems are performing to...